基于Q-Coder算术编码器的IP核设计

　　JPEG2000[1,2]是新的静止图像压缩标准，它具有的多种特性使得它有着广泛的应用前景。目前为止，JPEG2000的解决方案比较少，并且其中的绝大部分是软件解决方案：Jasper[3]软件是经IEC JTC1/SC29/WG1小组推荐使用的实现JPEG2000的为数不多的软件之一。

　　由于软件实现JPEG2000的时间开销比较大，因此，JPEG2000编码系统很难应用于实际系统中;硬件解决方案由于处理速度大大提高，因而用硬件实现JPEG2000具有广泛的市场前景。但是，JPEG2000算法复杂，完全用硬件实现比较困难;然而使用硬件实现JPEG2000中的某些模块，相对而言就比较容易实现，同时也能大大提高编码效率。

　　图1为JPEG2000的几个基本模块。文献[4]指出，软件处理中，图1中的算术编码模块的时间开销占据了整个软件时间开销的40%左右，若使用硬件实现算术编码模块必然能大大提高编码速度，对于提高JPEG2000的编码速度有着重要的意义。

　　Q-coder算术编码是一种特殊的高效自适应二进制算术编码器。其输入是成对待编码数据D(DATA)以及上下文CX(CONTEXT)，数据D和上下文CX是由比特平台(bit plane)[1]产生的;输出则是压缩数据CD(COMPRESSED DATA)。在JPEG2000中，上下文指D周围8个相邻比特的状态，这些状态被特定的规则划分为19类，称为19种上下文。每种上下文都包含两部分内容，一部分选择了对数据D编码时使用的概率估计值对应的索引，另一部分决定了当前大概率符号所代表的符号，这两部分内容将在编码后被更新。

　　概率区间的递归划分是二进制算术编码的基础。每执行一次二元判定，当前概率区间就被划分成为两个子区间，并在必要的时候修改输出码流，使之指向该符号所在的概率子区间的下界。

　　在区间划分时，小概率符号的子区间和大概率符号的子区间这样排序：通常取靠近0的区间作为MPS的子区间，因此，若编码的是MPS，则应向输出码流中加入LPS子区间的长度。这种约定要求把编码的符号区别为LPS或MPS，而不是0或者1。因此在对一次二元判定编码时，必须知道该判定的LPS子区间的长度和MPS的含义。

　　Q-coder算术编码器设置两个寄存器：一个是概率区间宽度寄存器A，用于存放子区间的宽度，另一个是码字寄存器C，用来表示概率区间的下限。编码过程使用固定精度的整数运算和小数的整型表示形式，即X‘8000’代表十进制小数0.75。概率区间A的范围是，并且当A的整型值小于X‘8000’时，把A翻倍，即把A限制在十进制范围0.75–1.5之间，这个“翻倍”过程称为重整化。当A进行重整化时，C也必须同时翻倍。为了防止寄存器C发生上溢，每隔一段时间，应将寄存器C的高位部分移出并送至另外的寄存器中。

　　将A限制在十进制范围0.75~1.5之间，概率区间的划分可以使用简单的算术近似方法。如果LPS当前的概率估计值是，则子区间的精确计算如下进行：

　　所有的设计都是用Verilog硬件描述语言编写的，由上述描述可知，算术编码器的输出不仅和当前状态有关，而且和输入也相关，所以本文选择Mearly有限状态机[5]来描述复杂的控制模块。整个设计的主有限状态机如图2所示。

　　duram是双口sram作为片内存储单元存储输入的数据，当采用FPGA进行验证时，直接调用Altera公司的宏功能块即可;ari_core是实现算术编码的运算处理单元，包含一个存储概率估值和当前MPS符号的表以及LPS和MPS编码子程序;模块control是数据流控制单元，用于组织片内存储单元duram和运算处理单元ari_core以及片外sram的数据交换。模块control是整个设计的控制单元，负责调度以上各个模块，产生控制和联络信号以及地址信号。模块结构原理如图3所示。

　　将布局布线后生成的文件下载到自行设计的一块FPGA的PCI开发板里进行验证，如图4所示。板上是一片Altera cyclone系列FPGA ep1c12qfp240，该FPGA含有约25万逻辑门、30KB内部RAM。PCI接口控制逻辑也是在FPGA中实现[6~8]，然后编写PCI驱动程序和应用程序，先由Jasper软件处理，抽取软件中量化模块处理后的数据，输入FPGA中进行处理，再将数据返回给软件中的下一模块，验证本文设计的算术编码IP核的正确性，并计算处理时间。

　　(1)将Verilog源程序在QuartusⅡ软件中综合后，得到的参数如下：

　　(2)功能验证。目前，只有JBIG[8]标准中有验证算术编码器编码正确性的测试向量，因此该测试向量被用以测试本文设计IP核的正确性。需要说明的是：JBIG标准中的算术编码器会产生“FF AC”标志位[8]，而JPEG2000中的MQ-Coder算术编码器并不产生该标志位[1]。

　　将JBIG中的测试向量作为输入，经过本文设计的算术编码IP核处理后的结果如图5所示，由图5可知本文设计的算术编码IP核完全正确。

　　(3)由概述可知，Jasper软件具有一定的权威性，因此在实验中被使用。表1列出了对于同一个图像文件，Jasper软件中算术编码模块执行所需的时间和本文设计的算术编码IP核执行所需的时间以及两者时间之比。

　　本文提出的一种实现算术编码的集成电路IP核，经过仿真和FPGA验证，能够符合JPEG2000标准，仿真结果表明，在相同的条件下，该IP核编码所需时间仅约为软件编码所需时间的40%，从而大大提高了算术编码的效率，使得将来其应用于实时处理系统成为可能;并且将来可以定制所需的ASIC电路，用于新一代数字照相机等具有广泛市场前景的项目。

　　MPS电机研究院 让电机更听话的秘密！ 第一站：电机应用知识大考！跟帖赢好礼~

　　电源小课堂 从12V电池及供电网络优化的角度分析电动汽车E/E架构的趋势

　　关于尼得科株式会社的总裁、董事长变更等的公告尼得科株式会社（以下简称本公司）于2024年2月14日召开的临时董事会会议通过了关于变更会长 ...

　　图源：VectorCookies Stock adobe com发布时间：2023年10月20日先进的虚拟现实 (VR) 以其复杂巧妙的图形和音频欺骗我们的感官，让我们对 ...

　　成功的企业从不会停止适应不断变化的商业环境。就像经验丰富的球队队长能够洞察赛场，从而发现机会、权衡风险一样，主动出击的企业才能蓬勃 ...

　　英飞凌旗下边缘人工智能企业Imagimob推出Ready Models, 可快速将机器学习模型投入生产

　　【2024年2月5日，德国慕尼黑讯】秉承为智能设备上市提供更佳、更快方法的使命，英飞凌科技股份公司旗下的边缘人工智能公司Imagimob推出IMAG ...

　　TE Connectivity连续第七年上榜《财富》杂志“全球最受赞赏公司”

　　公司在业界与分析师中继续保有良好声誉瑞士沙夫豪森2024年1月31日作为连接和传感领域的全球行业技术企业，TE Connectivity（以下 ...

　　新平台全面升级：德承海量展示多款Alder Lake平台工业电脑及工业平板电脑

　　Cadence 发布全新 Celsius Studio AI 热分析平台，显著推进 ECAD/MCAD 融合

　　意法半导体的STM32U5通用MCU取得PSA 3级和SESIP3安全认证

　　AT89C51与AT89S51有何不同_AT89C51与AT89S51的区别

　　BOE（京东方）量产工厂全部定评“绿色工厂” 绘制产业可持续发展最美底色

　　PI LYTSwitch-6系列IC 让你了解不知道的秘密看专题赢好礼！

　　“玄铁杯”第三届RISC-V应用创新大赛—国产高性能RISC-V Linux开发板LicheePi 4A报名专场，万元奖金，邀您奔赴开源设计盛宴

　　安森美半导体——FOD83xx/T系列来袭! 答题赢好礼，更可免费申请样片

　　站点相关：传感器/仪表信息处理嵌入式系统PLC传动与执行工业通讯工控设备其它技术综合资讯能源管理节能减排工控百科工控论坛